多乐现金游戏:

  本专利针对传统输入缓冲器无法兼容TTL/CMOS信号且噪声容限不足的问题，提出通过动态调节参考电压实现兼容的解决方案。设计包含三级反相器结构的输入缓冲器，结合运算放大器控制的参考电压产生器，使TTL模式下翻转点电压为1.4V（最大噪声容限），CMOS模式下为2.5V（无静态功耗），有效提升信号兼容性与抗干扰能力。

  双极集成电路工作在低电压逻辑。通常TTL逻辑电路的逻辑0在0.0-0.8V 之间，逻辑1在2.0-5.0V之间。因此，为了可以辨识0和1，工作在TTL模式 下的CMOS反相器必须能在0.8V和2.0V之间的某点翻转，最好是接近1.4V, 以便提供最大的噪声容限。而CMOS反相器通常工作在45-15V,典型值为5V。 这样如果CMOS反相器中PMOS管的源极连接到一个5V的电源电压VCC， 而其栅极上接TTL逻辑1 (2V)时，PMOS管就无法有效截止，PMOS管和 NMOS管处于同时导通状态，由此产生静态短路电流，增加电路的功耗。因此 对于一个可以接收TTL输入电平的CMOS输入緩冲器中的CMOS输入反相器 有两点要求 一、反相器的翻转点电压要接近1.4V，以提供最大噪声容限；二、 反相器中PMOS管的源极不能直接连接到电源电压VCC (5V)上，需要接一 个低于5V的电压上，以减少静态功耗。针对上述的第二点要求已经有几种解决方案。 一种方案是为CMOS输入反 相器中PMOS的源极提供一个参考电压，这个参考电压低于TTL逻辑1 (2V) 的电压减去PMOS管的阈值电压，以此来实现将一个TTL信号驱动为CMOS信 号，并使得该CMOS输入反相器在静态工作时功耗很低。第二种方案与第一种 相似，都是给CMOS输入反相器中PMOS管的源极提供一个参考电压，但该 参考电压会随TTL输入信号变化，和第一种方案一样，CMOS反相器工作在 TTL模式时的静态功耗很低。其他的还有一种设计的具体方案，通过补偿晶体管的体效 应，保证了输入反相器的翻转点处于一个相对来说比较稳定的值，但该值^:容易受工艺参数的影响。针对第一点，即使得CMOS输入緩存器中的CMOS输入反相器的翻转点 处于一个精确的预设值这一问题，先前的研究中有采取了特殊工艺来解决的，但 这种解决办法需要特殊的工艺器件，存在增加生产所带来的成本的问题。当然，如果假 设CMOS输入反相器的电源电压长期处在一个稳定的值，能够最终靠调整反相器 中NMOS管和PMOS管的长宽比来粗略的设定一个翻转点。但实际上，这种 解决办法设定的翻转点很容易受工艺和电源电压变化的影响而改变。 发明内容本发明的技术解决实际问题是克服现存技术的不足，提供了一种低成本、低 功耗、噪声容限大、高频性能好、操作简单便捷的TTL和CMOS兼容式输入緩冲器。本发明的技术解决方案是 一种TTL和CMOS兼容式输入緩沖器，其特 征在于包括参考电压产生器和输入緩冲器，输入緩沖器包括至少一级输入反 相器，输入反相器包括PMOS管P1和NMOS管N2, PMOS管P1和NMOS 管N2的栅极相连作为输入信号Vin的输入端，PMOS管P1的源才及接参考电 压产生器提供的参考电压VREF;当电路工作在TTL输入模式时，参考电压产 生器提供给输入反相器的参考电压VREF在3.3~3.5V之间，输入反相器的翻 转点电压为1.4V,使得输入噪声容限最大；当电路工作在CMOS输入模式时， 参考电压产生器提供给输入反相器的参考电压VREF在4.6~5V之间，输入反 相器的翻转点电压为2.5V,以获取最大噪声容限。所述的参考电压产生器包括电阻分压网络、参考输入緩沖器、运算放大器 和PMOS管P21;电阻分压网络产生参考电压VREF1并接至运算放大器的反 向输入端，参考输入緩冲器产生参考电压VREF2并接至运算放大器的同向输 入端，运算放大器的输出控制PMOS管P21的对册极，使得PMOS管P21的漏 极为输入緩冲器中的输入反相器提供参考电压VREF, PMOS管P21的源极 接参考电位VCC所述的参考输入緩冲器包括PMOS管P22和NMOS管N23， PMOS管 P22的栅极、漏极以及NMOS管N23的栅极、漏极均接至运算放大器的同向 输入端，NMOS管N23的源极接地，NMOS管N23的源极与PMOS管P21 的漏纟及相连。所述的运算放大器包含PMOS管P41、 P43、 P44、 P45和P51， NMOS 管N42、 N46、 N47、 N48和N52,以及电容器C50; PMOS管P41的源才及才妄 参考电位VCC，漏极和栅极相连共同接至NMOS管N42的漏极和PMOS管 P43的栅极；NMOS管N42的源极接地,栅极接模式控制信号的非信号；PMOS 管P44的栅极作为运算放大器的反向输入端，PMOS管P45的栅极作为运算 放大器的正向输入端，PMOS管P44和PMOS管P45的源极相连共同接至 PMOS管P43的漏极，PMOS管P43的源极接参考电位VCC; NMOS管N46 和NMOS管N47的栅极相连并接至PMOS管P44的漏极，NMOS管N46的 漏极与PMOS管P44的漏极相连，NMOS管N47的漏极与PMOS管P45的 漏极相连并接至NMOS管N48的源极，NMOS管N46和NMOS管N47的源 极均接地；NMOS管N48的栅极接参考电位VCC,漏极与电容器C50的一端 相连，电容器C50的另一端接运算放大器的输出端；PMOS管P51的栅极与 PMOS管P43的栅极相连，漏极与NMOS管N52的漏极及运算放大器的输出 端相连，源极接参考电位VCC; NMOS管N52的源极接地，栅极与NMOS管 N48的源极相连。所述的输入緩冲器包括输入反相器、第二级输入反相器和第三级输入反相 器；输入反相器接收外部的输入信号，根据信号类型的不同调整自身的翻转点， 为输入信号提供最大的噪声容限；第二级输入反相器接收输入反相器的输出信 号，产生一个低电平为O、高电平值为VCC—VTH的输出信号，避免接收TTL 输入信号时产生直流功耗。第三级输入反相器接收第二级输入反相器的输出信 号，将输入高电平的值VCC—VTH补偿至参考电位VCC。所述的第二级输入反相器包括PMOS管P13、 P15和NMOS管N14，NMOS管N14的栅极与PMOS管P13的栅极相连作为第二级输入反相器的输 入端，NMOS管N14的漏极与PMOS管P13的漏极相连作为第二级输入反相 器的输出端，NMOS管N14的源极接地，PMOS管P13的源极与PMOS管 P15的漏极和栅极相连，PMOS管P15的源极接参考电位VCC。所述的第三级输入反相器包括PMOS管P30、 P32和NMOS管N31, NMOS管N31的栅极与PMOS管P30的栅极相连，作为第三级输入反相器的 输入端，NMOS管N31的漏极与PMOS管P30的漏极相连作为第三级输入反 相器的输出端，NMOS管N31的源极接地，PMOS管P30的源才及接参考电位 VCC; PMOS管P32的栅极接第三级输入反相器的输出端，漏极接第三级输入 反相器的输入端，源极接参考电位VCC。本发明与现有4支术相比的优点在于(1 )本发明输入緩沖器两种工作模式下的翻转点均采用参考电压产生器提 供的参考电压来确定，翻转点根据输入噪声容限设定，可提供最大噪声容限；(2) 本发明输入緩冲器基于CMOS标准工艺，不需要增加特殊工艺掩模 版，节省了芯片制造的成本；(3) 本发明输入緩冲器通过引入模式控制信号进行模式控制，操作简便；(4) 本发明输入緩冲器的翻转点与参考电压产生器提供的参考电压之间可 以互相调整，可避免受工艺参^t和电源电压改变的影响；(5) 在本发明输入緩沖器的运算放大器中引入了频率补偿网络，改善了反 馈放大电路的开环频率响应，保证在一定的增益裕度的前提下获得较大的开路 增益；(6) 本发明输入緩冲器的速度高、在TTL输入^^莫式下只有很小的直流功 耗，在CMOS模式下没有直流功耗。

  图1为本发明TTL和CMOS兼容式输入緩冲器的电路原理图；图2为本发明TTL和CMOS兼容式输入緩冲器的参考电压产生器中运算放大器的电路图；图3为本发明运算放大器输出幅度的频率响应仿线为本发明TTL和CMOS兼容式输入緩沖器的参考电压产生器产生的各个参考电压的仿线为本发明TTL和CMOS兼容式输入緩沖器工作在TTL模式下电路仿真结果。

  如图1所示，为本发明TTL和CMOS兼容式输入緩沖器的电路原理框图， 包括参考电压产生器3和输入緩冲器4，参考电压产生器3包括电阻分压网络 24、参考输入緩冲器25和运算放大器26,输入緩沖器4包括输入反相器5、 第二级输入反相器6和第三级输入反相器7。本发明中所用到的MOS管均为增强型器件。输入緩冲器4中的输入反相器5由PMOS管P1和NMOS管N2组成， PMOS管P1的栅极和NMOS管N2的栅才及相连，作为输入反相器5的输入端， PMOS管P1的漏极和NMOS管N2的漏极相连，作为输入反相器5的输出端， NMOS管N2的源极与地相连，PMOS管P1的源极接参考电压产生器3的输 出信号VREF。当输入反相器5处于TTL模式时，输入端Vin上的信号在TTL低电平0.8V 和TTL高电平2.0V之间转换，反相器中PMOS管P1的源极如果直接连接到 电源电压VCC (5V)上会产生静态功耗，因此由参考电压产生器3提供一个 3.5V左右的参考电压VREF给PMOS管P1的源极，从而减小静态功耗。反相器的转移特性曲线中输入电压等于输出电压点处的电压为反相器的翻 转点电压，为了使输入反相器5的噪声容限最大，其翻转点电压最好处于TTL 逻辑电平的中间值(约1.4V)。实际上，输入反相器5的翻转点电压值取决于 PMOS管P1、 NMOS管N2的宽长比，以及加到PMOS管P1源极的参考电 压VREF的大小。相对于给PMOS管P1的源极直接提供一个5V的电源电压VCC,本发明中由参考电压产生器3给其提供一个约为3.5V的参考电压VREF, 这样即使为了调整输入反相器5的翻转点电压处于TTL逻辑电平的中间值， PMOS管P1的宽长比与NMOS管N2的宽长比之间的比率，即当输入反相器5处于CMOS模式时，输入端Vin的信号在低电平0和高电 平VCC( 5V)之间变化，此时参考电压产生器3的输出VREF等于VCC( 5V), 输入反相器5的翻转点电压抬高到2.5V左右，保证输入反相器在CMOS模式 下的输入噪声容限足够大。参考电压产生器3中，起控制作用的PMOS管P17的栅极接EN模式控 制信号，源极接VCC,漏极与电阻分压网络24中电阻R18的一端相连，电阻 R18的另一端与电阻R19在结点VREF1处相连，电阻R19的另一端接地。电 阻R18和电阻R19之间的比值应设定为使结点VREF1处的电压等于输入反相 器5的翻转点电压。参考输入缓沖器25由PMOS管P22和NMOS管N23组 成。运算放大器26的反向输入端与结点VREF1相接，正向输入端与参考输入 緩沖器25中的结点VREF2相接，运算放大器26的输出控制PMOS管P21 的栅极。PMOS管P21为调整管，尺寸很大，其源端与VCC相接，漏极与PMOS 管P22的源极相接。如图2所示，为运算放大器26的电路组成结构图。图中EN为模式选择信 号，TTL和COMS兼容式输入緩冲器在EN-O时工作在TTL模式，EN=1时 工作在CMOS模式。运算放大器26含有偏置电路55、第一级放大器56、第 二级放大器57、补偿电路59和一些控制电路。偏置电路55由PMOS管P41 和NMOS管N42组成，PMOS管P41的源极接电源电压VCC (5V)，漏极和 栅极接NMOS管N42的漏极，NMOS管N42的源极接地，栅极与反相器54 的输出端相接，这里的PMOS管P41的宽长比/NMOS管N42的宽长比很大。 这样，即使NMOS管N42导通，偏置电路55也会产生一个略低于但接近 VCC-IVTH， PMOS管P41l的偏置电压，为尾电流源P43的栅极提供一个合适也不会过小，不会影响反相器的翻转速度。的工作电压。第一级放大器56由PMOS管P44、 P45和NMOS管N46、 N47组成， PMOS管P44和P45的源极与电流源PMOS管P43的漏极相连，PMOS管 P45的栅极为运算放大器26的正向输入端，PMOS管P44的栅极为运算放大 器26的反向输入端，PMOS管P44的漏极与NMOS管N46的漏极、栅极以 及NMOS管N47的栅极相连，PMOS管P45的漏极与NMOS管N47的漏极 相连于节点H,作为第一级放大器56的输出端，NMOS管N47的源极接地。 第二级》文大器57包括PMOS管P51和NMOS管N52, PMOS管P51的源极 接电源电压VCC，栅极与NMOS管N43的栅极接于A点，漏极与NMOS管 N52的漏极接于G点，NMOS管N52的栅极接于第一l汰大器56的输出，即 H点，源极接地。频率补偿电路59包括NMOS管N48和电容器C50, NMOS 管N48的栅极接电源电压VCC，用于提供一个沟道电阻，其源极接第一级放 大器56的输出H点，漏极与电容器C50的一端相接，电容器C50的另一端与 第二级放大器57的输出G点相接。输入緩冲器4包括输入反相器5、第二级输入反相器6和第三级输入反相 器7。输入反相器5由PMOS管P1和NMOS管N2组成。第二级输入反相器 6由PMOS管P13、 P15和NMOS管N14组成，PMOS管P13的栅极和NMOS 管N14的栅极相连，且同时与输入反相器5的输出结点D相连，作为第二级 输入反相器6的输入端，PMOS管P13的漏极和NMOS管N14的漏极相连作 为第二级输入反相器6的输出端；PMOS管P15起电压钳位的作用，其源极接 电源电压VCC (5V),栅极和漏极相连并接到PMOS管P13的源极。第三级 输入反相器7由PMOS管P30、 P32和NMOS管N31组成，NMOS管N31 的源极接地，栅极与PMOS管P30的栅极相连作为第三级输入反相器7的输 入端，漏极与PMOS管P30漏极相连作为第三级输入反相器7的输出端Vout, PMOS管P30的源极接电源电压VCC(5V), PMOS管P32起电压反馈作用， 其漏极与第三级输入反相器7的输入端相连，栅极与第三级输入反相器7的输出端相连，源极与电源电压VCC相连。图2中，PMOS管P40、 NMOS管N49、 NMOS管N53和反相器54为 逻辑控制电路。NMOS管N49的栅极、NMOS管N53的栅极和反相器54的 输入端接模式控制信号EN,其中NMOS管N49的源极接地，漏极与第一级放 大器56的输出端，即结点H连接；NMOS管N53的源极接地，漏极与运算放 大器的输出端，即结点G连接；反相器54的输出信号/EN接到PMOS管P40 的栅极，PMOS管P40的源极接电源电压VCC，漏极接偏置电路55中PMOS 管P41的栅极。当EN信号为低时，TTL和CMOS兼容式输入緩冲器处于TTL模式，/EN 信号为高，NMOS管N49、 N53和PMOS管P40均截止，而NMOS管N42 的栅极接高电平，偏置电路55开始工作，运算力丈大器26也工作。图2中的 PMOS管P17导通，电阻分压网络24工作，产生第一参考电压VREF1，该电 压与输入反相器5在TTL工作模式时的翻转点电压值相等，同时输入运算放大 器26的反向输入端；参考输入緩冲器25产生VREF2电压输入运算放大器26 的正向输入端；由于VREF1和VREF2分别为运算放大器26的正向和反向输 入端电压，根据运算放大器的虚短，现象，VREF1与VREF2电压相等。输 入反相器5中PMOS管P1的源极电压和参考输入緩冲器25中的PMOS管 P22的源极电压相等，并且(W/L )PMOS( P11 ) = ( VWL )PMOS( P22 ), (W/L) NMOS (P12) = (W/L) NMOS ( N23 )，这样输入反相器5的翻转点电压与预 先设定的翻转点电压相等，调整管PMOS管P21的宽长比很大，可以为参考 输入緩冲器25和输入反相器5提供翻转时的瞬态电流，而稳定时参考输入緩 沖器25所需要的电流又相对比较小，所以PMOS管P21的栅极偏置在一个比 VCC-IVTH， PMOS (P21 ) l稍小的电压，当输入反相器5翻转时，瞬态电流 流过PMOS管P1和NMOS管N2,结点B处的VREF电压P争低，VREF2 电压随之也降低，相应的运算放大器26的输出也降低，PMOS管P21会进一 步导通，给结点B充电从而可以使VREF2电压恢复到与VREF1电压相等。电容器C8连接到参考电压产生器3中的结点B,可以在输入反相器5翻转时 为其提供一个瞬态电流，提高参考电压的稳定性。电容器C20连接在第一参考 电压VREF1和地之间，可以平滑电源扰动可能引起的小干扰。TTL工作模式时EN=0,在图2中EN二O经反相器54产生/EN信号等于电 源电压VCC,加到PMOS管P40的栅极使其截止，加到NMOS管N42的栅 极使其导通，偏置电路55开始工作，为运算放大器26提供稳定的电流偏置， 偏置电路55中的NMOS管N42为倒比管，而且(W/L)PMOS( P41 )/(W/L) NMOS ( N42 )很大，这样即使NMOS管N42导通，偏置电路55也会产生一 个接近于VCC-IVTH, PMOS ( P41 ) 的偏置电压。偏置点A为PMOS管P43 和PMOS管P51的栅极提供的电压为VCC-IVTH, PMOS ( P41 ) 。由于结 点A处电压下降，PMOS管P43和P51导通，运算放大器26开始工作。运算 放大器26为保证增益大于50dB,单位增益带宽大于100MHz，采用带频率补 偿的两级结构。第一级放大器56的增益AV1为^ — 2gm，as(44)第二纽j改大器57的增益AV2为电容器C50为密勒补偿电容，电容器C50和NMOS管N48可以提高运 算放大器的高频稳定性，其增益带宽积GB为g/H尸mos(44)G5:、50)在0.5jim标准CMOS工艺下进行仿线所示，该波特图中横向坐标为采用了对数尺度的频率坐标，纵向坐标为 放大器增益模量的常用对数乘以20,由仿线的输出控制调整管PMOS管P21,使得结点B处的参考电压VREF会作适当的自适性调整，达到3.5V,以保证输入反相器5的翻转点电 压处于TTL逻辑输入电平的中间值(约1.4V)，且不受工艺参数改变和电源扰 动的影响。仿线所示，参考电压VREF为3.4V, VREF1为1.382V 左右，VREF2为1383V左右。CMOS工作模式时EN=1,加到图1中PMOS管P17的栅极，此时电阻 分压网络24关闭，同时通过图2中反相器54反相后得到的/EN信号为低电平， 使得PMOS管P40导通，将电源电压VCC ( 5V)加到PMOS管P40、 P43、 P51的栅极，偏置电路55、第一级放大器56和第二级放大器57关闭，EN为 高电平，同时可以通过NMOS管N49将第二级^丈大器57中的NMOS管N52 关闭，通过NMOS管N53将结点G处的运算放大器输出VOUT置为低电平， 结点G处的低电平控制图1中PMOS管P21的栅极，PMOS管P21导通，将 电源电压VCC(5V)毫无损耗的传递到结点B,电源电压VCC( 5V)加到PMOS 管P1的源极，输入反相器5的翻转点电压抬高到2.5V,保证了 CMOS工作模 式下噪声容限足够大。上述方案的理由是当输入緩冲器4工作在TTL模式时，输入信号Vin以 TTL逻辑模式在0.8V (低电压)和2V (高电压)之间翻转，参考电压产生器3 才是供给PMOS管P1的源极一个接近3.5V的参考电压VREF,这样可以避免 PMOS管P1的源极直接与VCC (5V)相连时引入的静态功耗。此时输入反相 器5的翻转点为TTL电平的中间值(约1.4V),具有最优噪声容限，且不受工 艺参数改变和电源扰动的影响。CMOS工作模式下，输入反相器5的输入信号 Vin在OV和电源电压VCC (5V)之间翻转，此时由参考电压产生器3提供给 PMOS管P1源极的电压等于VCC，输入反相器5的翻转点电压抬高到2.5V，保 证了 CMOS工作模式下噪声容限足够大。本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

  1. 一种TTL和CMOS兼容式输入缓冲器，其特征是包括参考电压产生器(3)和输入缓冲器(4)，输入缓冲器(4)包括至少一级输入反相器(5)，输入反相器(5)包括PMOS管P1和NMOS管N2，PMOS管P1和NMOS管N2的栅极相连作为输入信号Vin的输入端，PMOS管P1的源极接参考电压产生器(3)提供的参考电压VREF；当电路工作在TTL输入模式时，参考电压产生器(3)提供给输入反相器(5)的参考电压VREF在3.3～3.5V之间，输入反相器(5)的翻转点电压为1.4V，使得输入噪声容限最大；当电路工作在CMOS输入模式时，参考电压产生器(3)提供给输入反相器(5)的参考电压VREF在4.6～5V之间，输入反相器(5)的翻转点电压为2.5V，以获取最大噪声容限。

  2、 根据权利要求1所述的一种TTL和CMOS兼容式输入緩冲器，其特征 在于所述的参考电压产生器(3)包括电阻分压网络(24)、参考输入緩冲器(25)、运算放大器(26)和PMOS管P21;电阻分压网络(24)产生参考电 压VREF1并接至运算放大器(26)的反向输入端，参考输入緩沖器(25)产 生参考电压VREF2并接至运算放大器(26)的同向输入端，运算放大器(26) 的输出控制PMOS管P21的栅极,使得PMOS管P21的漏极为输入緩冲器(4) 中的输入反相器(5)提供参考电压VREF, PMOS管P21的源极接参考电位vcc。

  3、 根据权利要求2所述的一种TTL和CMOS兼容式输入緩冲器，其特征 在于所述的参考输入緩冲器(25 )包括PMOS管P22和NMOS管N23, PMOS 管P22的栅极、漏极以及NMOS管N23的栅极、漏极均接至运算放大器(26) 的同向输入端，NMOS管N23的源极接地，NMOS管N23的源极与PMOS 管P21的漏极相连。

  4、 根据权利要求2所述的一种TTL和CMOS兼容式输入緩沖器，其特征 在于所述的运算放大器(26)包含PMOS管P41、 P43、 P44、 P45和P51 ，NMOS管N42、 N46、 N47、 N48和N52,以及电容器C50; PMOS管P41 的源极接参考电位VCC，漏极和栅极相连共同接至NMOS管N42的漏极和 PMOS管P43的栅极；NMOS管N42的源极接地，栅极接模式控制信号的非 信号；PMOS管P44的栅极作为运算放大器(26)的反向输入端，PMOS管 P45的栅极作为运算放大器(26 )的正向输入端，PMOS管P44和PMOS管 P45的源极相连共同接至PMOS管P43的漏极，PMOS管P43的源极接参考 电位VCC; NMOS管N46和NMOS管N47的栅极相连并接至PMOS管P44 的漏极，NMOS管N46的漏极与PMOS管P44的漏极相连，NMOS管N47 的漏极与PMOS管P45的漏极相连并接至NMOS管N48的源极，NMOS管 N46和NMOS管N47的源极均接地；NMOS管N48的栅极接参考电位VCC, 漏极与电容器C50的一端相连，电容器C50的另一端接运算放大器(26)的 输出端；PMOS管P51的栅极与PMOS管P43的栅极相连，漏极与NMOS 管N52的漏极及运算放大器(26 )的输出端相连，源极接参考电位VCC; NMOS 管N52的源极接地，栅极与NMOS管N48的源极相连。

  5、 根据权利要求1所述的一种TTL和CMOS兼容式输入緩沖器，其特征 在于所述的输入缓沖器(4)包括输入反相器(5)、第二级输入反相器(6) 和第三级输入反相器(7);输入反相器(5)接收外部的输入信号，根据信号 类型的不同调整自身的翻转点，为输入信号提供最大的噪声容限；第二级输入 反相器(6)接收输入反相器(5)的输出信号，产生一个低电平为0、高电平 值为VCC—VTH的输出信号，避免接收TTL输入信号时产生直流功耗。第三 级输入反相器(7)接收第二级输入反相器(6)的输出信号，将输入高电平的 值VCC—VTH补偿至参考电位VCC。

  6、 根据权利要求5所述的一种TTL和CMOS兼容式输入緩沖器，其特征 在于所述的第二级输入反相器(6)包括PMOS管P13、 P15和NMOS管 N14， NMOS管N14的栅极与PMOS管P13的栅极相连作为第二级输入反相 器(6)的输入端，NMOS管N14的漏极与PMOS管P13的漏极相连作为第二级输入反相器(6)的输出端，NMOS管N14的源极接地，PMOS管P13 的源极与PMOS管P15的漏极和栅极相连，PMOS管P15的源极接参考电位vcc。

  7、根据权利要求1所述的一种TTL和CMOS兼容式输入緩沖器，其特征 在于所述的第三级输入反相器(7)包括PMOS管P30、 P32和NMOS管 N31, NMOS管N31的栅极与PMOS管P30的栅极相连，作为第三级输入反 相器(7)的输入端，NMOS管N31的漏极与PMOS管P30的漏4及相连作为 第三级输入反相器(7)的输出端，NMOS管N31的源才及4妻地，PMOS管P30 的源极接参考电位VCC; PMOS管P32的栅极接第三级输入反相器(7)的输 出端，漏极接第三级输入反相器(7)的输入端，源极接参考电位VCC。

  一种TTL和CMOS兼容式输入缓冲器，包括参考电压产生器和输入缓冲器，输入缓冲器包括至少一级输入反相器，输入反相器包括PMOS管P1和NMOS管N2，PMOS管P1和NMOS管N2的栅极相连作为输入信号Vin的输入端，PMOS管P1的源极接参考电压产生器提供的参考电压VREF；当电路工作在TTL输入模式时，参考电压产生器提供给输入反相器的参考电压VREF在3.3～3.5V之间，输入反相器的翻转点电压为1.4V，使输入噪声容限最大；当电路工作在CMOS输入模式时，参考电压产生器没有静态功耗，参考电压产生器提供给输入反相器的参考电压VREF在4.6～5V之间，输入反相器的翻转点电压为2.5V，以获得最大噪声容限。

  发明者鹏 储, 刘增荣, 涛 周, 尚祖宾, 张彦龙, 文治平, 李学武, 林彦君, 勇 王, 雷 陈 申请人:北京时代民芯科技有限公司;中国航天时代电子公司第七七二研究所

  技术研发人员：陈雷;林彦君;文治平;储鹏;王勇;李学武;周涛;张彦龙;刘增荣;尚祖宾

  技术所有人：北京时代民芯科技有限公司;中国航天时代电子公司第七七二研究所

  针对CMOS芯片在高压信号输入时易被损坏的问题，提出一种耐高压接口电路。通过设置开关单元、控制单元及隔离晶体管，依据输入电压自动切换电路模式：当电压高于阈值时导通开关单元并关闭控制晶体管，阻断...

  针对CMOS门阵列在环境及工艺变化下难以稳定响应TTL信号的问题，提出通过稳压器动态调节电源电压的解决方案。利用典型门输出与TTL参考电平的反馈差异，控制导通元件电导变化，使阵列电源电压自动补...

  针对CMOS门阵列在TTL逻辑电平下因电源电压、温度及晶体管参数波动导致的滞后响应不稳定问题，提出一种CMOS施密特触发电路。通过引入预置1.4V参考电压及动态滞后调节机制，实现输入信号由低到...

  针对高低电压芯片间接口复杂、元件多、可靠性低的问题，提出一种高电压兼容输入系统。通过降压模块将高电压降至TTL兼容范围，参考电压源提供钳制功能，模拟比较器判定逻辑状态，电平转换器适配芯片工作电...

  针对传统TTL至CMOS缓冲器在输入信号为2.2V时导致多晶体管同时导通而产生高功耗的问题，提出一种低功耗解决方案。通过设计电压下移电路生成反相信号，并结合基准上移电路，利用逻辑状态控制晶体管...

  针对多电源半导体集成电路中输入缓冲器阈值电压随电源电压变化导致TTL接口噪声余量不足的问题，提出通过切换端子或晶体管比例调整实现阈值电压恒定（如1.5V）的解决方案，确保不同电源电压下输入噪声...

  针对低压接口与高速工作场景下输入缓冲器存在的电压摆动大、传输增益不稳定问题，提出基于自偏置差分放大电路的解决方案。通过自偏置电压同步控制电流源/阱并稳定内部电平，使差分放大电路总传输增益保持均...

  发现TTL转CMOS缓冲器在电源/气温变化时逻辑转换点波动，导致传输时间差异及噪声余裕下降。通过增设偏压器与比较器反馈控制，动态调整电路参数，实现转换点稳定，确保CMOS电路正常运行。 ...

  1: 建筑节能 绿色建筑能耗的模拟与检测(EnergyPlus)；建筑碳排放和生命周期评价；城市微气候、建筑能耗与太阳能技术的相互影响；地理信息系统(GIS)和空间回归方法用于城市建筑能耗分析；不确定性、敏感性分析和机器学习方法应用于建筑能耗分析(R)；贝叶斯方法用于城市和单体建筑能源分析 2: 过

  1.振动信号时频分析理论与检测系统设计 2.汽车检测系统设计 3.汽车电子控制管理系统设计

  1.计算机网络安全 2.计算机仿线.智能检测与控制技术 3.机构运动学与动力学 4.机电一体化技术

上一篇：米内资讯-健康工业资讯门户医药商场动态广场 下一篇：晶体管-晶体管逻辑输入缓冲器的制作方法